mirror of
git://projects.qi-hardware.com/nn-usb-fpga.git
synced 2025-01-25 08:01:05 +02:00
17 lines
2.0 KiB
Plaintext
17 lines
2.0 KiB
Plaintext
|
\chapter{Sistema en un Chip (SoC)}
|
|||
|
|
|
|||
|
|
En esta secci<63>n estudiaremos la arquitectura b<>sica de un SoC moderno, componentes, funcionamiento, programaci<63>n y operaci<63>n. Como se mencion<6F> anteriormente la tendencia actual de la industria de los semiconductores es integrar en un solo dispositivo las funcionalidades necesarias para la implementaci<63>n de dispositivos digitales modernos. Esto es posibe gracias a los grandes avances en las t<>cnicas de fabricaci<63>n de circuitos integrados y a la demanda de nuevas caracter<65>sticas exigidas por los fabricantes de dispositivos digitales de consumo masivo como tel<65>fonos celuulares, PDAs, consolas de juegos y reproductores multimedia. Para utilizar estos avances tecnol<6F>gicos es necesario conocer su principio de funcionamiento, por este motivo, estudiaremos dos proyectos abiertos que implementan un SoC en una FPGA y proporcionan el c<>digo fuente, lo que permite estudiar y comprender su funcionamiento y de ser necesario hacer modificaciones. El proyecto \textit{Plasma} \cite{SR08} y el proyecto Mico32\cite{LSC08} ser<65>n utilizados como base de nuestro estudio.
|
|||
|
|
|
|||
|
|
|
|||
|
|
\section{Arquitectura}
|
|||
|
|
|
|||
|
|
Un SoC, integra un conjunto de perif<69>ricos, memorias y una o varias unidades de procesamiento (CPUs) en un solo chip, lo cual facilita el desarrollo, los perif<69>ricos var<61>an dependiendo de la aplicaci<63>n, dentro de los m<>s comunes se encuentran: controladores de memorias externas (NOR, NAND, SDRAM, DDR), puertos de comunicaci<63>n (I2C, SPI), puerto de depuraci<63>n (UART), timers, reloj de tiempo real. Seg<65>n la aplicaci<63>n es com<6F>n encontrar: codecs de audio, controladores de LCD, controladores de red, controlador de puerto USB host, controlador para sensores de im<69>genes, etc.
|
|||
|
|
|
|||
|
|
La figura \ref{min_soc_arch} muestra una arquitectura m<>nima de un SoC, donde se muestra una interfaz sencilla entre la CPU y los perif<69>ricos (la cual var<61>a entre fabricantes).
|
|||
|
|
|
|||
|
|
\begin{figure}
|
|||
|
|
\begin{center} \includegraphics[scale=.6]{./images/Computer-simple} \end{center}
|
|||
|
|
\caption{Arquitectura m<>nima de un SoC}\label{min_soc_arch}
|
|||
|
|
\end{figure}
|
|||
|
|
|