qi-hardware/xue
1
0
Fork 0
mirror of git://projects.qi-hardware.com/xue.git synced 2024-09-07 12:27:09 +03:00
Code
d6f7c20935
xue/kicad/chie-rnc/chie-rnc.net
Andres Calderon d6f7c20935 initial import
2010-07-24 06:58:53 -05:00

1018 lines
13 KiB
Plaintext
Raw Blame History

# EESchema Netlist Version 1.1 created Sun 18 Jul 2010 08:11:46 PM COT
(
( /4C4320F3/4C432132 $noname U4 K8001 {Lib=K8001}
( 1 ? )
( 2 ? )
( 3 ? )
( 4 ? )
( 5 ? )
( 6 ? )
( 7 ? )
( 8 ? )
( 9 ? )
( 10 ? )
( 11 ? )
( 12 ? )
( 13 ? )
( 14 ? )
( 15 ? )
( 16 ? )
( 17 ? )
( 18 ? )
( 19 ? )
( 20 ? )
( 21 ? )
( 22 ? )
( 23 ? )
( 24 ? )
( 25 ? )
( 26 ? )
( 27 ? )
( 28 ? )
( 29 ? )
( 30 ? )
( 31 ? )
( 32 ? )
( 33 ? )
( 34 ? )
( 35 ? )
( 36 ? )
( 37 ? )
( 38 ? )
( 39 ? )
( 40 ? )
( 41 ? )
( 42 ? )
( 43 ? )
( 44 ? )
( 45 ? )
( 46 ? )
( 47 ? )
( 48 ? )
)
( /4C431A63/4C431E53 $noname U1 XC6SLX45FGG484 {Lib=XC6SLX45FGG484}
( P7 ? )
( N7 ? )
( M7 ? )
( L7 N-000096 )
( K7 ? )
( J7 /FPGA_Spartan6/M0_DQ1 )
( G7 /DDR_Banks/M0_DQ5 )
( F7 ? )
( P6 ? )
( N6 ? )
( M6 ? )
( L6 ? )
( K6 ? )
( J6 ? )
( H6 ? )
( G6 ? )
( F6 N-000096 )
( E6 ? )
( U5 N-000096 )
( P5 ? )
( N5 N-000096 )
( M5 ? )
( K5 ? )
( J5 N-000096 )
( H5 ? )
( F5 ? )
( E5 ? )
( D5 ? )
( U4 ? )
( H21 ? )
( G21 N-000095 )
( F21 ? )
( D21 ? )
( C21 N-000095 )
( B21 ? )
( A21 ? )
( W20 ? )
( V20 ? )
( U20 ? )
( T20 ? )
( R20 ? )
( P20 ? )
( N20 ? )
( M20 ? )
( L20 ? )
( K20 ? )
( J20 ? )
( H20 ? )
( G20 ? )
( F20 ? )
( E20 ? )
( D20 ? )
( C20 ? )
( B20 ? )
( A20 ? )
( P8 ? )
( M8 ? )
( K8 ? )
( H8 /FPGA_Spartan6/M0_DQ2 )
( B3 ? )
( W2 N-000096 )
( V2 ? )
( T2 ? )
( R2 N-000096 )
( P2 ? )
( M2 ? )
( L2 N-000096 )
( K2 ? )
( H2 ? )
( G2 N-000096 )
( F2 ? )
( D2 ? )
( C2 N-000096 )
( B2 /FPGA_Spartan6/M0_DQ3 )
( A2 ? )
( Y1 ? )
( W1 ? )
( V1 ? )
( U1 ? )
( T1 ? )
( R1 ? )
( P1 ? )
( N1 ? )
( M1 ? )
( L1 ? )
( K1 ? )
( J1 ? )
( H1 ? )
( G1 ? )
( T4 ? )
( R4 ? )
( P4 ? )
( N4 ? )
( M4 ? )
( L4 ? )
( K4 ? )
( J4 ? )
( H4 ? )
( G4 ? )
( F4 N-000096 )
( E4 /FPGA_Spartan6/M0_DQ0 )
( C4 ? )
( W3 ? )
( V3 ? )
( U3 ? )
( T3 ? )
( R3 ? )
( P3 ? )
( N3 ? )
( M3 ? )
( L3 ? )
( K3 ? )
( J3 ? )
( H3 ? )
( G3 ? )
( F3 ? )
( E3 ? )
( D3 ? )
( C3 ? )
( G10 N-000093 )
( D10 ? )
( C10 ? )
( B10 ? )
( A10 ? )
( E9 N-000093 )
( D9 ? )
( C9 ? )
( A9 ? )
( D8 ? )
( C8 ? )
( B8 ? )
( A8 ? )
( D7 ? )
( C7 ? )
( B7 N-000093 )
( A7 ? )
( D6 ? )
( C6 ? )
( B6 ? )
( A6 ? )
( C5 ? )
( A5 ? )
( B4 N-000093 )
( A4 ? )
( U19 ? )
( T19 ? )
( R19 ? )
( P19 ? )
( N19 ? )
( B19 N-000093 )
( B18 ? )
( A18 ? )
( E17 N-000093 )
( D17 ? )
( C17 ? )
( A17 ? )
( E16 ? )
( C16 ? )
( B16 ? )
( A16 ? )
( D15 ? )
( C15 ? )
( B15 N-000093 )
( A15 ? )
( G14 N-000093 )
( D14 ? )
( C14 ? )
( B14 ? )
( A14 ? )
( E13 N-000093 )
( C13 ? )
( A13 ? )
( C12 ? )
( B12 ? )
( A12 ? )
( D11 ? )
( C11 ? )
( B11 N-000093 )
( A11 ? )
( H16 ? )
( G16 ? )
( F16 ? )
( L15 ? )
( W22 ? )
( V22 ? )
( U22 ? )
( T22 ? )
( R22 ? )
( P22 ? )
( N22 ? )
( M22 ? )
( L22 ? )
( K22 ? )
( J22 ? )
( H22 ? )
( G22 ? )
( F22 ? )
( E22 ? )
( D22 ? )
( C22 ? )
( B22 ? )
( W21 N-000095 )
( V21 ? )
( T21 ? )
( R21 N-000095 )
( P21 ? )
( M21 ? )
( L21 N-000095 )
( K21 ? )
( M19 ? )
( L19 ? )
( K19 ? )
( J19 ? )
( H19 ? )
( G19 ? )
( F19 ? )
( E19 N-000095 )
( D19 ? )
( U18 N-000095 )
( P18 ? )
( N18 N-000095 )
( M18 ? )
( K18 ? )
( J18 N-000095 )
( H18 /FPGA_Spartan6/M1_DQ0 )
( F18 ? )
( P17 ? )
( M17 ? )
( L17 ? )
( K17 ? )
( J17 ? )
( H17 ? )
( G17 ? )
( F17 ? )
( N16 ? )
( M16 ? )
( L16 N-000095 )
( K16 ? )
( J16 ? )
( J14 N-000098 )
( H14 ? )
( F14 ? )
( E14 ? )
( P13 N-000098 )
( N13 GND )
( M13 N-000098 )
( L13 GND )
( K13 N-000098 )
( J13 GND )
( H13 ? )
( G13 ? )
( F13 ? )
( D13 ? )
( B13 GND )
( Y22 ? )
( A22 GND )
( R12 N-000097 )
( P12 GND )
( N12 N-000098 )
( M12 GND )
( L12 N-000098 )
( K12 GND )
( J12 N-000098 )
( H12 ? )
( G12 N-000097 )
( F12 ? )
( E12 ? )
( D12 ? )
( AB1 GND )
( A19 ? )
( R18 GND )
( L18 GND )
( G18 GND )
( E18 ? )
( D18 GND )
( C18 ? )
( R17 ? )
( N17 GND )
( B17 GND )
( W16 GND )
( P16 ? )
( D16 N-000097 )
( AA5 GND )
( P15 ? )
( N15 ? )
( M15 N-000097 )
( K15 N-000097 )
( J15 GND )
( H15 N-000097 )
( G15 ? )
( F15 ? )
( E15 GND )
( V14 GND )
( R14 N-000098 )
( P14 GND )
( N14 N-000098 )
( M14 GND )
( L14 N-000098 )
( K14 GND )
( L9 GND )
( K9 N-000098 )
( J9 GND )
( H9 N-000097 )
( G9 ? )
( F9 ? )
( B9 GND )
( N8 N-000097 )
( L8 N-000097 )
( J8 N-000098 )
( G8 ? )
( F8 ? )
( E8 ? )
( W7 GND )
( U7 GND )
( H7 GND )
( E7 GND )
( V6 N-000097 )
( R6 N-000097 )
( R5 GND )
( L5 GND )
( G5 GND )
( B5 GND )
( V4 GND )
( D4 GND )
( U2 GND )
( N2 GND )
( J2 GND )
( E2 GND )
( A1 GND )
( AA1 ? )
( U21 GND )
( N21 GND )
( J21 GND )
( E21 GND )
( U11 N-000097 )
( P11 N-000098 )
( N11 GND )
( M11 N-000098 )
( L11 GND )
( K11 N-000098 )
( J11 GND )
( H11 ? )
( G11 ? )
( F11 N-000097 )
( E11 GND )
( V10 GND )
( R10 N-000097 )
( P10 GND )
( N10 N-000098 )
( M10 GND )
( L10 N-000098 )
( K10 GND )
( J10 N-000098 )
( H10 ? )
( F10 ? )
( E10 ? )
( P9 N-000098 )
( N9 GND )
( M9 N-000098 )
( V19 ? )
( AB8 ? )
( AA8 ? )
( Y18 ? )
( W18 ? )
( V18 ? )
( T18 ? )
( AB7 ? )
( AA7 N-000094 )
( Y17 ? )
( W17 ? )
( V17 ? )
( U17 ? )
( T17 ? )
( AB6 ? )
( AA6 ? )
( Y16 ? )
( V16 N-000094 )
( U16 ? )
( T16 ? )
( R16 ? )
( AB5 ? )
( Y15 ? )
( W15 ? )
( V15 ? )
( U15 ? )
( T15 ? )
( R15 ? )
( AB4 ? )
( AA4 ? )
( F1 ? )
( E1 ? )
( D1 ? )
( C1 ? )
( B1 /DDR_Banks/M0_DQ4 )
( AB19 ? )
( AA19 N-000094 )
( AB18 ? )
( AA18 ? )
( AB17 ? )
( AB16 ? )
( AA16 ? )
( AB15 ? )
( AA15 N-000094 )
( AB14 ? )
( AA14 ? )
( AB13 ? )
( AA22 ? )
( AB12 ? )
( AA12 ? )
( AB21 ? )
( AA21 ? )
( AB11 ? )
( AA11 N-000094 )
( AB20 ? )
( AA20 ? )
( AB10 ? )
( AA10 ? )
( AB9 ? )
( Y19 ? )
( V9 ? )
( U9 ? )
( T9 N-000094 )
( R9 ? )
( Y8 ? )
( W8 ? )
( V8 N-000094 )
( U8 ? )
( T8 ? )
( R8 ? )
( Y7 ? )
( V7 ? )
( T7 ? )
( R7 ? )
( Y6 ? )
( W6 ? )
( U6 ? )
( T6 ? )
( Y5 ? )
( W5 N-000094 )
( V5 ? )
( T5 ? )
( Y4 ? )
( W4 ? )
( Y3 ? )
( AA17 GND )
( AA13 GND )
( AB22 GND )
( AA9 GND )
( W19 GND )
( Y14 ? )
( W14 ? )
( U14 ? )
( T14 ? )
( AB3 ? )
( AA3 N-000094 )
( Y13 ? )
( W13 ? )
( V13 ? )
( U13 ? )
( T13 N-000094 )
( R13 ? )
( AB2 ? )
( AA2 ? )
( Y12 ? )
( W12 ? )
( V12 N-000094 )
( U12 ? )
( T12 ? )
( Y11 ? )
( W11 ? )
( V11 ? )
( T11 ? )
( R11 ? )
( Y10 ? )
( W10 ? )
( U10 ? )
( T10 ? )
( Y9 ? )
( W9 ? )
)
( /4C4227FE/4B76F5E2 $noname J1 MICROSD {Lib=MICROSD}
( CASE GND )
( COM GND )
( CD ? )
( 1 ? )
( 2 ? )
( 3 ? )
( 4 ? )
( 5 ? )
( 6 ? )
( 7 ? )
( 8 ? )
)
( /4C4227FE/4B76F108 $noname U5 NAND {Lib=HY27UG088G5M}
( 1 ? )
( 2 ? )
( 3 ? )
( 4 ? )
( 5 ? )
( 6 /Non_volatile_memories/FRB_N )
( 7 /Non_volatile_memories/FRB_N )
( 8 ? )
( 9 ? )
( 10 ? )
( 11 ? )
( 12 3.3V )
( 13 GND )
( 14 ? )
( 15 ? )
( 16 ? )
( 17 ? )
( 18 ? )
( 19 3.3V )
( 20 ? )
( 21 ? )
( 22 ? )
( 23 ? )
( 24 ? )
( 25 ? )
( 26 ? )
( 27 ? )
( 28 ? )
( 29 ? )
( 30 ? )
( 31 ? )
( 32 ? )
( 33 ? )
( 34 ? )
( 35 ? )
( 36 GND )
( 37 3.3V )
( 38 ? )
( 39 ? )
( 40 ? )
( 41 ? )
( 42 ? )
( 43 ? )
( 44 ? )
( 45 ? )
( 46 ? )
( 47 ? )
( 48 ? )
)
( /4C421DD3/4C432040 $noname U3 MT46HC64M32LFCM {Lib=MT46HC64M32LFCM}
( G8 ? )
( F8 ? )
( E8 ? )
( D8 ? )
( C8 ? )
( B8 ? )
( A8 ? )
( R7 N-000018 )
( P7 ? )
( N7 ? )
( M7 ? )
( L7 ? )
( K7 ? )
( J7 ? )
( H7 ? )
( G7 ? )
( F7 ? )
( E7 ? )
( D7 ? )
( C7 ? )
( B7 ? )
( A7 N-000018 )
( R9 N-000017 )
( P9 GND )
( N9 N-000018 )
( M9 GND )
( L9 N-000018 )
( K9 ? )
( J9 ? )
( H9 ? )
( G9 ? )
( F9 GND )
( E9 N-000018 )
( D9 GND )
( C9 N-000018 )
( B9 GND )
( A9 N-000017 )
( R8 /FPGA_Spartan6/M1_DQ0 )
( P8 ? )
( N8 ? )
( M8 ? )
( L8 ? )
( K8 ? )
( J8 ? )
( H8 ? )
( G2 ? )
( F2 ? )
( E2 ? )
( D2 ? )
( C2 ? )
( B2 ? )
( A2 ? )
( R1 GND )
( P1 N-000018 )
( N1 GND )
( M1 N-000018 )
( L1 GND )
( K1 ? )
( J1 ? )
( H1 ? )
( G1 ? )
( F1 N-000017 )
( E1 GND )
( D1 N-000018 )
( C1 GND )
( B1 N-000018 )
( A1 GND )
( R3 GND )
( P3 ? )
( N3 ? )
( M3 ? )
( L3 ? )
( K3 ? )
( J3 ? )
( H3 ? )
( G3 ? )
( F3 ? )
( E3 ? )
( D3 ? )
( C3 ? )
( B3 ? )
( A3 GND )
( R2 ? )
( P2 ? )
( N2 ? )
( M2 ? )
( L2 ? )
( K2 ? )
( J2 ? )
( H2 ? )
)
( /4C421DD3/4C43203A $noname U2 MT46HC64M32LFCM {Lib=MT46HC64M32LFCM}
( G8 ? )
( F8 ? )
( E8 ? )
( D8 ? )
( C8 ? )
( B8 ? )
( A8 ? )
( R7 N-000015 )
( P7 /FPGA_Spartan6/M0_DQ1 )
( N7 /FPGA_Spartan6/M0_DQ3 )
( M7 /DDR_Banks/M0_DQ5 )
( L7 ? )
( K7 ? )
( J7 ? )
( H7 ? )
( G7 ? )
( F7 ? )
( E7 ? )
( D7 ? )
( C7 ? )
( B7 ? )
( A7 N-000015 )
( R9 N-000019 )
( P9 GND )
( N9 N-000015 )
( M9 GND )
( L9 N-000015 )
( K9 ? )
( J9 ? )
( H9 ? )
( G9 ? )
( F9 GND )
( E9 N-000015 )
( D9 GND )
( C9 N-000015 )
( B9 GND )
( A9 N-000019 )
( R8 /FPGA_Spartan6/M0_DQ0 )
( P8 /FPGA_Spartan6/M0_DQ2 )
( N8 /DDR_Banks/M0_DQ4 )
( M8 ? )
( L8 ? )
( K8 ? )
( J8 ? )
( H8 ? )
( G2 ? )
( F2 ? )
( E2 ? )
( D2 ? )
( C2 ? )
( B2 ? )
( A2 ? )
( R1 GND )
( P1 N-000015 )
( N1 GND )
( M1 N-000015 )
( L1 GND )
( K1 ? )
( J1 ? )
( H1 ? )
( G1 ? )
( F1 N-000019 )
( E1 GND )
( D1 N-000015 )
( C1 GND )
( B1 N-000015 )
( A1 GND )
( R3 GND )
( P3 ? )
( N3 ? )
( M3 ? )
( L3 ? )
( K3 ? )
( J3 ? )
( H3 ? )
( G3 ? )
( F3 ? )
( E3 ? )
( D3 ? )
( C3 ? )
( B3 ? )
( A3 GND )
( R2 ? )
( P2 ? )
( N2 ? )
( M2 ? )
( L2 ? )
( K2 ? )
( J2 ? )
( H2 ? )
)
)
*
{ Pin List by Nets
Net 15 "" ""
U2 N9
U2 L9
U2 E9
U2 C9
U2 P1
U2 R7
U2 M1
U2 A7
U2 D1
U2 B1
Net 17 "" ""
U3 R9
U3 A9
U3 F1
Net 18 "" ""
U3 B1
U3 D1
U3 L9
U3 N9
U3 E9
U3 R7
U3 A7
U3 C9
U3 P1
U3 M1
Net 19 "" ""
U2 R9
U2 F1
U2 A9
Net 40 "GND" "GND"
U1 A1
U1 E2
U1 J2
U1 N2
U1 U2
U1 D4
U2 E1
U2 C1
U2 A1
U3 P9
U3 M9
U3 F9
U3 B9
U5 36
U1 L9
U1 N9
U1 K10
U1 M10
U1 P10
U1 V10
U1 E11
U1 J11
U1 V4
U1 B5
U1 G5
U1 L5
U1 R5
U1 E7
U1 H7
U1 U7
U1 W7
U1 B9
U1 J9
U3 A1
U3 C1
U5 13
U3 E1
U3 L1
U3 N1
U3 R1
J1 CASE
U2 A3
U2 R3
U2 L1
U2 N1
U2 R1
U2 B9
U2 D9
U2 F9
U2 M9
U2 P9
U3 R3
U3 A3
U3 D9
J1 CASE
J1 CASE
J1 COM
U1 R18
U1 J21
U1 E21
U1 N11
U1 L11
U1 N13
U1 W19
U1 J15
U1 K14
U1 M14
U1 AA9
U1 AB22
U1 AA13
U1 AA17
U1 P14
U1 E15
U1 V14
U1 J13
U1 L13
U1 AA5
U1 W16
U1 B17
U1 N17
U1 D18
U1 B13
U1 A22
U1 P12
U1 M12
U1 K12
U1 AB1
U1 G18
U1 U21
U1 N21
U1 L18
Net 81 "3.3V" "3.3V"
U5 12
U5 19
U5 37
Net 82 "/Non volatile memories/FRB_N" "FRB_N"
U5 6
U5 7
Net 93 "" ""
U1 G14
U1 B15
U1 E17
U1 B19
U1 B4
U1 E13
U1 B7
U1 E9
U1 G10
U1 B11
Net 94 "" ""
U1 AA7
U1 V8
U1 V16
U1 AA3
U1 T13
U1 W5
U1 T9
U1 V12
U1 AA11
U1 AA15
U1 AA19
Net 95 "" ""
U1 J18
U1 U18
U1 G21
U1 E19
U1 C21
U1 N18
U1 R21
U1 L21
U1 L16
U1 W21
Net 96 "" ""
U1 L2
U1 N5
U1 F6
U1 U5
U1 L7
U1 W2
U1 G2
U1 R2
U1 C2
U1 F4
U1 J5
Net 97 "" ""
U1 G12
U1 M15
U1 K15
U1 R12
U1 H15
U1 U11
U1 H9
U1 N8
U1 L8
U1 D16
U1 V6
U1 R6
U1 R10
U1 F11
Net 98 "" ""
U1 K9
U1 M9
U1 P9
U1 K13
U1 M13
U1 P13
U1 J14
U1 L14
U1 N14
U1 R14
U1 J10
U1 L10
U1 N10
U1 K11
U1 J8
U1 N12
U1 L12
U1 J12
U1 M11
U1 P11
Net 501 "/FPGA Spartan6/M0_DQ0" "M0_DQ0"
U2 R8
U1 E4
Net 502 "/FPGA Spartan6/M0_DQ1" "M0_DQ1"
U2 P7
U1 J7
Net 503 "/FPGA Spartan6/M0_DQ2" "M0_DQ2"
U2 P8
U1 H8
Net 504 "/FPGA Spartan6/M0_DQ3" "M0_DQ3"
U1 B2
U2 N7
Net 505 "/DDR Banks/M0_DQ4" "M0_DQ4"
U2 N8
U1 B1
Net 506 "/DDR Banks/M0_DQ5" "M0_DQ5"
U2 M7
U1 G7
Net 566 "/FPGA Spartan6/M1_DQ0" "M1_DQ0"
U1 H18
U3 R8
}
#End
View Git Blame Copy Permalink